1、負(fù)責(zé)基于mentor工具DFT實(shí)現(xiàn) : scan chain插入， OCC 插入，EDT IP的生成 ， ATPG測(cè)試向量的生成，pre和post仿真 ；

2、負(fù)責(zé)基于mentor工具的MBIST 實(shí)現(xiàn)； 

3、芯片在ATE測(cè)試臺(tái)上的調(diào)試；

4、負(fù)責(zé) DFT 架構(gòu)確定，包括時(shí)鐘，復(fù)位，各個(gè) tile 的 scan channel 劃分；

5、負(fù)責(zé) tile 和 top 級(jí)的 dft 網(wǎng)表交付，包括 mbist 的插入和仿真驗(yàn)證；bscan 的插入；scan chain 的 插入 ；test point 的插入；atpg 向量的生成和仿真驗(yàn)證；模擬 IP 的 scan chain 集成；scan sdc；

6、撰寫(xiě)DFT設(shè)計(jì)方面的發(fā)明專(zhuān)利；相關(guān)文檔撰寫(xiě)；

7、客戶項(xiàng)目其它事務(wù)處理；

1、電子、通信、計(jì)算機(jī)相關(guān)專(zhuān)業(yè)學(xué)士及以上學(xué)歷；

2、根據(jù)項(xiàng)目spec，完成DFT、MBIST、JTAG、綜合、Formal等工作； 

3、制定DFT策略，協(xié)助開(kāi)發(fā)人員提高DFT測(cè)試覆蓋率；

4、將綜合、Formal檢查、DFT工作過(guò)程中的問(wèn)題反饋給IP開(kāi)發(fā)及SoC集成人員，協(xié)助優(yōu)化完；

5、善IP及SoC；

6、測(cè)試向量調(diào)試經(jīng)驗(yàn)；

7、英文良好；

1、通信物理層芯片，交換機(jī)芯片開(kāi)發(fā)；

2、RTL代碼的設(shè)計(jì)/開(kāi)發(fā)/維護(hù)；

3、建立test bench測(cè)試環(huán)境；

4、撰寫(xiě)繪制設(shè)計(jì)架構(gòu)圖及其技術(shù)規(guī)格書(shū)；

5、與驗(yàn)證工程師或軟件工程師合作開(kāi)發(fā)驗(yàn)證方案, FPGA進(jìn)行驗(yàn)證；

1、電子、通信、計(jì)算機(jī)相關(guān)專(zhuān)業(yè)碩士及以上學(xué)歷；

2、Verilog RTL coding及驗(yàn)證技巧；

3、FPGA驗(yàn)證經(jīng)驗(yàn)；

4、對(duì)ASIC前端設(shè)計(jì)流程有一定了解；

5、熟悉通信物理層算法或以太網(wǎng)協(xié)議者優(yōu)先；

6、英文良好；

1、搭建驗(yàn)證平臺(tái)，編寫(xiě)驗(yàn)證自動(dòng)化腳本，加速驗(yàn)證過(guò)程和提升驗(yàn)證的自動(dòng)化；

2、制定芯片的驗(yàn)證計(jì)劃并且監(jiān)督和執(zhí)行計(jì)劃，參與芯片系統(tǒng)級(jí)驗(yàn)證, 模塊級(jí)驗(yàn)證和后仿真；

3、負(fù)責(zé)解決芯片驗(yàn)證過(guò)程中的工具和環(huán)境問(wèn)題；

1、精通Linux/Unix環(huán)境，熟練掌握Perl/Python，C/C++和 Unix Shell腳本語(yǔ)言；

2、精通Verilog和System Verilog語(yǔ)言；熟練使用VCS, Verdi等主流EDA仿真工具；

3、精通芯片驗(yàn)證流程和UVM驗(yàn)證方法學(xué)，可以使用UVM+SystemVerilog搭建驗(yàn)證平臺(tái)；

4、有較強(qiáng)的技術(shù)文檔撰寫(xiě)能力；

5、3年或者3年以上設(shè)計(jì)或者驗(yàn)證工程師經(jīng)驗(yàn)，有過(guò)至少1個(gè)ASIC/SOC項(xiàng)目的流片經(jīng)驗(yàn)；

6、具備以下技能者優(yōu)先考慮：對(duì)以太網(wǎng)物理層協(xié)議，serdes物理層協(xié)議熟悉者優(yōu)先；

1、負(fù)責(zé)SOC芯片的前端設(shè)計(jì)工作，包括IP評(píng)估選型，IP集成，總線設(shè)計(jì)，時(shí)鐘規(guī)劃等；

2、支持驗(yàn)證團(tuán)隊(duì)，完成驗(yàn)證計(jì)劃，定位并且解決發(fā)現(xiàn)的設(shè)計(jì)問(wèn)題；

3、參與FPGA平臺(tái)的驗(yàn)證，測(cè)試，協(xié)助完成系統(tǒng)的軟硬件聯(lián)調(diào)；

1、計(jì)算機(jī)/電子/通信相關(guān)專(zhuān)業(yè)，本科五年，碩士三年工作經(jīng)驗(yàn)及以上；

2、熟練使用Verilog進(jìn)行邏輯設(shè)計(jì)開(kāi)發(fā)，熟悉數(shù)字電路的調(diào)試技巧，了解SOC芯片設(shè)計(jì)開(kāi)發(fā)的流程，掌握VCS，Spyglass，DC等相關(guān)設(shè)計(jì)工具的使用；

3、熟悉計(jì)算機(jī)體系架構(gòu)，了解ARM.RISC-V系統(tǒng)架構(gòu)經(jīng)驗(yàn)優(yōu)先；

4、熟悉AMBA總線，有NOC/NIC相關(guān)開(kāi)發(fā)集成經(jīng)驗(yàn)優(yōu)先；

5、熟悉DDR/Nor Flash/NandFlash等存儲(chǔ)器件，有相關(guān)開(kāi)發(fā)集成經(jīng)驗(yàn)優(yōu)先；

6、熟悉Ethernet/PCIe/USB/SPI/UART/IIC等接口協(xié)議，有相關(guān)開(kāi)發(fā)集成經(jīng)驗(yàn)優(yōu)先；

7、有FPGA平臺(tái)搭建，調(diào)試經(jīng)驗(yàn)優(yōu)先；